測定器の正しい使い方入門 信号発生器の使い方
ＤＤＳ方式のファンクション・ジェネレータ

ＤＤＳ方式ファンクション・ジェネレータの動作原理

■ ＤＤＳ方式とは

ＤＤＳとは、ダイレクト・ディジタル・シンセサイザの略で、日本語訳はディジタル直接合成発振器となります。
図7-9にＤＤＳ方式のブロック図と動作図を示します。
ＤＤＳ方式は、基準クロック、アドレス演算器、1周期分の波形データをもった波形メモリ、Ｄ－Ａコンバータ、
ＬＰＦ（Low-Pass Fi1ter）により構成されます。


動作原理はつぎのようになります。

まず、基準クロックを用いてリアルタイムで位相を求めるアドレス演算器によりアドレスを発生します。
波形メモリには1周期分の波形が記憶されているので、波形メモリのアドレスは波形の位相に相当します。
基準クロックに同期して、波形メモリからデータを呼び出し、そのデータをＤ－ＡコンバータおよびＬＰＦにより
アナログ波形に変換します。
アドレス演算器は、Ｙの値でオーバ・フローするＮビットのフルアダーとラッチにより構成され、基準クロック
Ｆｃｌｋに同期して位相増加分Ｘを積算します。これをフェーズ・アキュムレータといいます。
出力周波数Ｆｏｕｔはつぎの式で得られます。

Ｆｏｕｔ＝（Ｘ／Ｙ）×Ｆｃｌｋ

　たとえぱ10ビットのフェーズ・アキュムレータを使用し、基準クロックを10.24ＭＨｚとすれぱ、

　Ｙ＝2¹⁰＝1024
　Ｆｃｌｋ＝10.24ＭＨｚ
Ｘ＝１とすると、
　Ｆｏｕｔ＝（1／1024）×10.24ＭＨｚ
　＝10ｋＨｚ
Ｘ＝33とすると、
　Ｆｏｕｔ＝（33／1024）×10.24ＭＨｚ
　＝330ｋＨｚ
Ｘ＝200とすると、
　Ｆｏｕｔ＝（200／1024）×10.24ＭＨｚ
　＝2ＭＨｚ

このように、位相増加分Ｘの値を設定するだけで任意の周波数Ｆｏｕｔを発生することができます。
ここで、設定可能な下限周波数と周波数分解能Ｆｒｅｓは、

　Ｆｒｅｓ＝Ｆｃｌｋ／Ｙ

で表されます。
したがって、原理的にはＹの値を大きくしていけぱ分解能はいくらでも高くすることができます。
また、上限周波数はＤＤＳのサンプリング周波数ｆｓで決定され、原理的にはサンプリング定理による
ｆｓ／2ですが、信号源としての波形品位（アンチエイリアシング・フィルタのしゃ断特性や周波数特性、
スプリアスなど）を確保するためには、ｆｓ／4以下が実用範囲となります。



■ 全体の動作原理

代表的なＤＤＳ方式ファンクション・ジェネレータのブロック図を図7-10に示します。

水晶発振回路より作られた基準クロックは約I1.726ＭＨｚです。
ＤＤＳ部は48ビットのアドレス演算器を採用して、周波数範囲1μＨｚ～2ＭＨｚ、周波数分解能1μＨｚを実現しています。波形メモリは、水平方向アドレス8Ｋポイント、垂直方向データ12ビット分のデータをもっています。
最初に、ＣＰＵによりクロックを停止して、正弦波など指定した波形を波形メモリに書き込んでおきます。
次にクロックをスタートさせてＤＤＳ回路を動かし、設定した周波数の波形を出力します。
フィルタ部分は、正弦波、方形波の場合にはサンプリング定理のぎりぎりまで発生させるために急峻なアンチエイリアシング・フィルタ、そして三角波、ランプ波、パルス波の場合には波形のリンギングを避けるためにべッセル型のアンチエイリアシング・フィルタと、波形の種類によりフィルタを切り替えています。
方形波発生用コンパレータは、正弦波から方形波を作成するとともに各波形の同期出力（SYNC OUT）を出力します。
アッテネータ（ATT）部では、2ｄＢステップのアッテネータと、その間を補完する波形出力Ｄ－Ａコンバータのリファレンス電流、または方形波発生用コンパレータのゲインを制御する振幅調整用Ｄ－Ａコンバータの組み合わせにより振幅の設定をします。
さらに、出力アンプを通して、オフセットＤ－Ａコンバータによりオフセット電圧を加算します。
最後に、電圧を1／10にするレンジ・アッテネータ、出力リレーを通して出力されます。
また、トリガ／ゲート制御回路は、外部トリガ／ゲート信号によりアドレス演算器のスタート／ストップ制御を行い、トリガ／ゲート動作を実現しています。