ページ内を移動するためのリンクです。
グローバルナビゲーションへ
本文へ
サイト情報へ

GLOBAL TOP

CLOSE



待機時電力の測定と高調波電流の規制

解説

3.電力測定器の仕組み

 3.3.電圧入力部-電流入力部間の遅延時間
 電圧入力部の入力端子からADCまでのアナログ回路の遅延時間と、電流入力部の入力端子からADCまでの遅延時間が異なると、 電力の測定値に誤差が生じます。
 図4の①、②は、図2の①、②と同じ信号が電力計の電圧入力端子、電流入力端子に入力され、 それぞれのアナログ回路を通って、ADCの入力端子での波形を示したものです。電圧入力部のアナログ回路の遅延時間がΔTu、 電流入力部の遅延時間がΔTiだったとします。このときの瞬時電圧と瞬時電流を掛け合わせた瞬時電力の波形を描くと 図4 ③のp(t)'のようになり、図2 ③のp(t)とは波形の最大、最小レベルが異なり、その平均値の有効電力P'は 図4 ③の点線のようになり、図2 ③の有効電力Pとは値が異なっています。つまり、電力計内部の電圧入力部と 電流入力部のアナログ回路の遅延時間の差によって、測定された有効電力に誤差が含まれることになります。ΔTu=ΔTiであれば、 p(t)'の波形はp(t)の波形をΔTuだけ時間軸方向に平行移動したものなので、その平均値は一致します。そのため、電力計では、 電圧入力部と電流入力部の遅延時間をできる限り一致させる必要があります。特に、広帯域の電力計では、全周波数領域において、 遅延時間の差を小さくする必要があります。
 例えば、トランスなどの測定で、電圧と電流の位相差φが90degに近い場合、有効電力が小さな値になるので、 電力計内部の遅延時間の差による誤差が相対的に大きくなります。電力計のスペックシートには、電圧-電流間の位相差に起因する 精度(ゼロ力率精度)が記載されていますので、この精度が良いものを選ぶと誤差の小さい測定ができます。



ADCの入力端子での波形    ゼロクロス検出器

 3.4.ゼロクロス検出器
 図3の電圧入力部、電流入力部にはゼロクロス検出器があります。これは、入力信号がゼロレベルを交差するタイミングを検出し、 瞬時電力の平均化区間Tを決定したり、入力信号の周波数を測定するために使われます。回路は図5のようなコンパレータで 構成されています。入力信号が正のときLowレベル、入力信号が負の時Highレベルを出力するようになっています。このコンパレータの 出力の立ち下がりエッジから次の立ち下がりエッジまでが信号の周期Tとなります。入力信号に小さなノイズが乗っていても誤動作しないように コンパレータにはヒステリシスが設定されています(図6①、②)。しかし、図6 ③のように、入力信号に大きな高周波成分が 重畳しているような場合は、図6 ④のような出力になってしまい、本来の周期とは異なってしまいます。この場合は、 図3の周波数フィルタを通した信号をゼロクロス検出器に入力することにより、図6 ⑤のように、高周波成分が除去された 波形になり、検出器の出力は図6 ⑥となり、本来の周期を検出できるようになります。

ゼロクロス検出器の出力

 3.5.絶縁回路
 図3に見るように、電圧入力部-演算部間、電流入力部-演算部間は絶縁回路で絶縁されています。このため、 電圧入力部-電流入力部間も絶縁されていることになります。これは電圧入力端子のコモンや電流入力端子のコモンが接地電位と 同電位でなくても測定できるようにするためです。数百Vのコモンモード電圧がかかっている場合でも安全に測定できるように、 電圧入力部、電流入力部、CPU側の回路は、お互いに十分距離を離して配置してあります。
 ADCのサンプリング周期ごとに、ADの分解能分のビット数を絶縁回路を通して演算部へ転送する必要があります。 ADデータをパラレルで転送する場合、ビット数分の絶縁素子が必要になります。しかし、高耐圧の絶縁素子は形状が大きく、 さらに接地側回路とフローティング側回路の境界線上に並べて配置しなくてはならないため、スペースが必要で電力計本体が 大きくなる要因になります。絶縁素子の個数を減らすために、ADデータをシリアルで転送する場合、1サンプリングの時間内に すべてのビットを転送しなければならないので、高速な絶縁素子が必要となり、コストアップにつながります。電力計の設計では、 ADCのサンプリング周期を短く(サンプリング周波数を高く)したいときに、この絶縁素子のスピードとコストが重要なファクターになります。